UNIDAD AZCA	APOTZALCO DIVISION CIENCIAS BASICAS E INGE		INGENIERIA	1 / 3
NOMBRE DEL PI	LAN LICEN	CIATURA EN INGENIERIA ELECTRICA		T 70 19
CLAVE	LABORATORIO DE DISEÑO LOGICO		CRED.	6
1121040			TIPO	OBL.
H.TEOR. 0.0				
H.PRAC. 6.0	SERIACION C1121037			

OBJETIVO(S):

Objetivos Generales:

Al final de la UEA el alumno será capaz de:

- Diseñar, construir y comprobar funcionamiento de circuitos el combinacionales y secuenciales de baja complejidad.
- Usar y conectar partes y componentes electrónicas digitales de baja
- Usar instrumentos de medición de variables eléctricas.
- Aplicar herramientas CAD para el diseño y simulación de sistemas digitales.
- Emplear un sistema de desarrollo para sintetizar un circuito lógico de baja complejidad en un dispositivo programable.

CONTENIDO SINTETICO:

- Introducción a la práctica de laboratorio.
- 2. Armado y prueba de circuitos aritméticos.
- 3. Armado y prueba de circuitos lógicos con bloques combinacionales.
- Armado y prueba de circuitos con contadores y registros.
- 5. Programadores de PLDs y uso de tablillas de desarrollo.
- 6. Modelado y síntesis de circuitos secuenciales con HDL y PLDs.

MODALIDADES DE CONDUCCION DEL PROCESO DE ENSEÑANZA-APRENDIZAJE:

El profesor utiliza una técnica expositiva corta de la práctica utilizando



UNIVERSIDAD AUTONOMA METROPOLITANA

ADECUACION PRESENTADA AL COLEGIO ACADEMICO EN SU SESION NUM."

> 11 Wang EL SECRETARIO DEL COLEGIO

Inducción al tema, Introducción, Desarrollo lógico secuencial, Síntesis.

El grupo se divide en diversos equipos, los que trabajan en el laboratorio de forma independiente unos de otros. El profesor es un guía o un orientador de los alumnos. Como apoyo se utilizan medios computacionales y equipos de pruebas eléctricas.

Como parte de las modalidades de conducción del proceso de enseñanza-aprendizaje será requisito que los alumnos con apoyo del profesor, participen en la revisión y análisis de al menos un texto técnico, científico o de difusión escrito en idioma inglés y que contribuya a alcanzar los objetivos del programa de estudios.

Se procurará que como parte de las modalidades de conducción del proceso de enseñanza-aprendizaje los alumnos participen en la presentación oral de sus trabajos, tareas u otras actividades académicas desarrolladas durante el curso.

MODALIDADES DE EVALUACION:

Evaluación Global:

Evaluaciones prácticas periódicas (80%), mediante el desarrollo de seis o más programas de laboratorio con reportes de equipo y conclusiones individuales.

Evaluación Terminal (20%), mediante preguntas relacionadas con los experimentos y prácticas o proyecto final.

Evaluación de Recuperación:

No admite evaluación de recuperación.

BIBLIOGRAFIA NECESARIA O RECOMENDABLE:

- Mano M. M., Kime C. R., "Fundamentos de diseño lógico yde computadoras", Pearson Prentice Hall, 3a ed., Junio 2005.
- 2. Tocci R. J., Moss G. L., Widmer N. S., "Sistemas Digitales. Principios y



UNIVERSIDAD AUTONOMA METROPOLITANA

ADECUACION
PRESENTADA AL COLEGIO ACADEMICO
EN SU SESION NUM. 383

EL SECRETARIÓ DEL COLEGIO

STATE OF THE PARTY OF THE PARTY

NOMBRE DEL PLAN	LICENCIATURA EN INGENIERIA ELECTRICA	3/ 3
CLAVE 1121040	LABORATORIO DE DISEÑO LOGICO	

aplicaciones", Pearson Prentice Hall, 10a ed., 2007.

 Brown S., Vranesic Z., "Fundamentos de lógica digital con diseño VHDL", Mc Graw-Hill, 2a ed., 2006.

 Schnadower Baran I. *Diseño y aplicaciones de controladores con VHDL*, Universidad Autónoma Metropolitana - Azcapotzalco, 2010.

Revistas de divulgación, técnicas o científicas en inglés, relacionadas con el contenido de la UEA.



UNIVERSIDAD AUTONOMA METROPOLITANA

ADECUACION
PRESENTADA AL COLEGIO ACADEMICO
EN SU SESION NUM. 383

EL SECRETARIO DEL COLEGIO